FlowCAD EDA Software für PCB, FPGA, Package und ASIC Design News FlowCAD

Allegro FPGA System Planner Option Datenblatt

Allegro FPGA System Planner Option
Allegro FPGA System Planner Option
Program Allegro FPGA System Planner został stworzony w celu ułatwienia projektowania obwodów drukowanych zawierających jeden lub więcej wielopinowych układów FPGA. Typowym problemem podczas projektowania takich układów jest brak dostatecznej współpracy między inżynierami zajmującymi się implementacją logiki układu FPGA oraz inżynierami projektującymi layout. Prowadzi to w konsekwencji do wymuszania wielu zmian, które w sposób iteracyjny pozwalają osiągnąć ostateczny kompromis pomiędzy mapowaniem pinów wewnątrz FPGA a wykonalnością routingu na PCB. Wielką wadą takiego procesu jest brak możliwości przewidzenia czasu oraz ilości potrzebnych iteracji.

Allegro FPGA System Planner jest tej wady pozbawiony i usprawnia cały proces poprzez generowanie trzech zbiorów informacji, które pozwalają na optymalne i szybkie zaprojektowanie PCB zawierającego układ(y) FPGA:

Propozycja mapowanie pinów, która jest punktem wyjściowym dla inżyniera implementującego logikę układu. Mapowanie pinów odbywa się przy użyciu interfejsu, który przypomniana edytor PCB i poza wzajemnym ustawieniem innych poza FPGA układów scalonych obrazuje również wewnętrzną strukturę układu FPGA dając możliwość poprowadzenia połączeń i interfejsów pomiędzy układami w najbardziej naturalny sposób tak aby uniknąć niepotrzebnych, potencjalnych konfliktów podczas prowadzenie ścieżek w późniejszym, ostatnim etapie projektowania PCB. Struktura układu FPGA jest zobrazowana w sposób pozwalający na łatwą identyfikację poszczególnych banków oraz rozróżnienie rodzajów pinów. Jest to dokładnie pokazane w załączonym dokumencie PDF.

Program automatycznie generuje symbole schematowe odpowiadające zaprojektowanemu mapowaniu pinów oraz zawierające informacje o użytej obudowie na PCB. Symbole są generowane w formacie OrCAD Capture lub Allegro PCB Designer.

Allegro FPGA System Planner zachowuje propozycję wzajemnego ułożenia krytycznych układów scalonych co jest równoznaczne z ułożeniem tych układów na PCB.